等長(zhǎng)線(xiàn)處理等長(zhǎng)線(xiàn)處理的步驟：檢查規(guī)則設(shè)置→確定組內(nèi)長(zhǎng)線(xiàn)段→等長(zhǎng)線(xiàn)處理→鎖定等長(zhǎng)線(xiàn)。（1）檢查組內(nèi)等長(zhǎng)規(guī)則設(shè)置并確定組內(nèi)基準(zhǔn)線(xiàn)并鎖定。（2）單端蛇形線(xiàn)同網(wǎng)絡(luò)走線(xiàn)間距S≥3W，差分對(duì)蛇形線(xiàn)同網(wǎng)絡(luò)走線(xiàn)間距≥20Mil。（3）差分線(xiàn)對(duì)內(nèi)等長(zhǎng)優(yōu)先在不匹配端做補(bǔ)償，其次在...

射頻、中頻電路（1）射頻電路★基本概念1、射頻：是電磁波按應(yīng)用劃分的定義,專(zhuān)指具有一定波長(zhǎng)可用于無(wú)線(xiàn)電通信的電磁波，射頻PCB可以定義為具有頻率在30MHz至6GHz范圍模擬信號(hào)的PCB。2、微帶線(xiàn)：是一種傳輸線(xiàn)類(lèi)型。由平行而不相交的帶狀導(dǎo)體和接地平面構(gòu)成。微...

Gerber輸出Gerber輸出前重新導(dǎo)入網(wǎng)表，保證終原理圖與PCB網(wǎng)表一致，確保Gerber輸出前“替代”封裝已更新，根據(jù)《PCBLayout檢查表》進(jìn)行自檢后，進(jìn)行Gerber輸出。PCBLayout在輸出Gerber階段的所有設(shè)置、操作、檢查子流程步驟如...

工藝方面注意事項(xiàng)（1）質(zhì)量較大、體積較大的SMD器件不要兩面放置；（2）質(zhì)量較大的元器件放在板的中心；（3）可調(diào)元器件的布局要方便調(diào)試（如跳線(xiàn)、可變電容、電位器等）；（4）電解電容、鉭電容極性方向不超過(guò)2個(gè)；（5）SMD器件原點(diǎn)應(yīng)在器件中心，布局過(guò)程中如發(fā)現(xiàn)異...

工藝方面注意事項(xiàng)（1）質(zhì)量較大、體積較大的SMD器件不要兩面放置；（2）質(zhì)量較大的元器件放在板的中心；（3）可調(diào)元器件的布局要方便調(diào)試（如跳線(xiàn)、可變電容、電位器等）；（4）電解電容、鉭電容極性方向不超過(guò)2個(gè)；（5）SMD器件原點(diǎn)應(yīng)在器件中心，布局過(guò)程中如發(fā)現(xiàn)異...

DDR的PCB布局、布線(xiàn)要求4、對(duì)于DDR的地址及控制信號(hào)，如果掛兩片DDR顆粒時(shí)拓?fù)浣ㄗh采用對(duì)稱(chēng)的Y型結(jié)構(gòu)，分支端靠近信號(hào)的接收端，串聯(lián)電阻靠近驅(qū)動(dòng)端放置（5mm以?xún)?nèi)），并聯(lián)電阻靠近接收端放置（5mm以?xún)?nèi)），布局布線(xiàn)要保證所有地址、控制信號(hào)拓?fù)浣Y(jié)構(gòu)的一致性及...

DDR的PCB布局、布線(xiàn)要求1、DDR數(shù)據(jù)信號(hào)線(xiàn)的拓?fù)浣Y(jié)構(gòu)，在布局時(shí)保證緊湊的布局，即控制器與DDR芯片緊湊布局，需要注意DDR數(shù)據(jù)信號(hào)是雙向的，串聯(lián)端接電阻放在中間可以同時(shí)兼顧數(shù)據(jù)讀/寫(xiě)時(shí)良好的信號(hào)完整性。2、對(duì)于DDR信號(hào)數(shù)據(jù)信號(hào)DQ是參考選通信號(hào)DQS的...

Gerber輸出Gerber輸出前重新導(dǎo)入網(wǎng)表，保證終原理圖與PCB網(wǎng)表一致，確保Gerber輸出前“替代”封裝已更新，根據(jù)《PCBLayout檢查表》進(jìn)行自檢后，進(jìn)行Gerber輸出。PCBLayout在輸出Gerber階段的所有設(shè)置、操作、檢查子流程步驟如...

DDR的PCB布局、布線(xiàn)要求1、DDR數(shù)據(jù)信號(hào)線(xiàn)的拓?fù)浣Y(jié)構(gòu)，在布局時(shí)保證緊湊的布局，即控制器與DDR芯片緊湊布局，需要注意DDR數(shù)據(jù)信號(hào)是雙向的，串聯(lián)端接電阻放在中間可以同時(shí)兼顧數(shù)據(jù)讀/寫(xiě)時(shí)良好的信號(hào)完整性。2、對(duì)于DDR信號(hào)數(shù)據(jù)信號(hào)DQ是參考選通信號(hào)DQS的...

導(dǎo)入網(wǎng)表（1）原理圖和PCB文件各自之一的設(shè)計(jì)，在原理圖中生成網(wǎng)表，并導(dǎo)入到新建PCBLayout文件中，確認(rèn)網(wǎng)表導(dǎo)入過(guò)程中無(wú)錯(cuò)誤提示，確保原理圖和PCB的一致性。（2）原理圖和PCB文件為工程文件的，把創(chuàng)建的PCB文件的放到工程中，執(zhí)行更新網(wǎng)表操作。（3）將...

電源、地處理，（1）不同電源、地網(wǎng)絡(luò)銅皮分割帶優(yōu)先≥20Mil，在BGA投影區(qū)域內(nèi)分隔帶小為10Mil。（2）開(kāi)關(guān)電源按器件資料單點(diǎn)接地，電感下不允許走線(xiàn)；（3）電源、地網(wǎng)絡(luò)銅皮的最小寬度處滿(mǎn)足電源、地電流大小的通流能力，參考4.8銅皮寬度通流表。（4）電源、...

工藝方面注意事項(xiàng)（1）質(zhì)量較大、體積較大的SMD器件不要兩面放置；（2）質(zhì)量較大的元器件放在板的中心；（3）可調(diào)元器件的布局要方便調(diào)試（如跳線(xiàn)、可變電容、電位器等）；（4）電解電容、鉭電容極性方向不超過(guò)2個(gè)；（5）SMD器件原點(diǎn)應(yīng)在器件中心，布局過(guò)程中如發(fā)現(xiàn)異...

DDR模塊，DDRSDRAM全稱(chēng)為DoubleDataRateSDRAM，中文名為“雙倍數(shù)據(jù)率SDRAM”，是在SDRAM的基礎(chǔ)上改進(jìn)而來(lái)，人們習(xí)慣稱(chēng)為DDR，DDR本質(zhì)上不需要提高時(shí)鐘頻率就能加倍提高SDRAM的數(shù)據(jù)傳輸速率，它允許在時(shí)鐘的上升沿和下降沿讀...

設(shè)計(jì)規(guī)劃設(shè)計(jì)規(guī)劃子流程：梳理功能要求→確認(rèn)設(shè)計(jì)要求→梳理設(shè)計(jì)要求。梳理功能要求（1）逐頁(yè)瀏覽原理圖，熟悉項(xiàng)目類(lèi)型。項(xiàng)目類(lèi)型可分為：數(shù)字板、模擬板、數(shù)?；旌习?、射頻板、射頻數(shù)?；旌习?、功率電源板、背板等，依據(jù)項(xiàng)目類(lèi)型逐頁(yè)查看原理圖梳理五大功能模塊：輸入模塊、輸出...

等長(zhǎng)線(xiàn)處理等長(zhǎng)線(xiàn)處理的步驟：檢查規(guī)則設(shè)置→確定組內(nèi)長(zhǎng)線(xiàn)段→等長(zhǎng)線(xiàn)處理→鎖定等長(zhǎng)線(xiàn)。（1）檢查組內(nèi)等長(zhǎng)規(guī)則設(shè)置并確定組內(nèi)基準(zhǔn)線(xiàn)并鎖定。（2）單端蛇形線(xiàn)同網(wǎng)絡(luò)走線(xiàn)間距S≥3W，差分對(duì)蛇形線(xiàn)同網(wǎng)絡(luò)走線(xiàn)間距≥20Mil。（3）差分線(xiàn)對(duì)內(nèi)等長(zhǎng)優(yōu)先在不匹配端做補(bǔ)償，其次在...

布線(xiàn)，PCBLAYOUT在此階段的所有布線(xiàn)必須符合《PCBLayout業(yè)務(wù)資料及要求》、《PCBLayout工藝參數(shù)》、《PCB加工工藝要求說(shuō)明書(shū)》對(duì)整板布線(xiàn)約束的要求。同時(shí)也應(yīng)該符合客戶(hù)對(duì)過(guò)孔工藝、小線(xiàn)寬線(xiàn)距等的特殊要求，無(wú)法滿(mǎn)足時(shí)需和客戶(hù)客戶(hù)溝通并記錄到《...

DDR模塊，DDRSDRAM全稱(chēng)為DoubleDataRateSDRAM，中文名為“雙倍數(shù)據(jù)率SDRAM”，是在SDRAM的基礎(chǔ)上改進(jìn)而來(lái)，人們習(xí)慣稱(chēng)為DDR，DDR本質(zhì)上不需要提高時(shí)鐘頻率就能加倍提高SDRAM的數(shù)據(jù)傳輸速率，它允許在時(shí)鐘的上升沿和下降沿讀...

關(guān)鍵信號(hào)布線(xiàn)（1）射頻信號(hào)：優(yōu)先在器件面走線(xiàn)并進(jìn)行包地、打孔處理，線(xiàn)寬8Mil以上且滿(mǎn)足阻抗要求，如下圖所示。不相關(guān)的線(xiàn)不允許穿射頻區(qū)域。SMA頭部分與其它部分做隔離單點(diǎn)接地。（2）中頻、低頻信號(hào)：優(yōu)先與器件走在同一面并進(jìn)行包地處理，線(xiàn)寬≥8Mil，如下圖所示...

布局整體思路（1）整板器件布局整齊、緊湊;滿(mǎn)足“信號(hào)流向順暢，布線(xiàn)短”的原則；（2）不同類(lèi)型的電路模塊分開(kāi)擺放，相對(duì)、互不干擾；（3）相同模塊采用復(fù)制的方式相同布局；（4）預(yù)留器件扇出、通流能力、走線(xiàn)通道所需空間；（5）器件間距滿(mǎn)足《PCBLayout工藝參數(shù)...

評(píng)估平面層數(shù)，電源平面數(shù)的評(píng)估：分析單板電源總數(shù)與分布情況，優(yōu)先關(guān)注分布范圍大，及電流大于1A以上的電源(如:+5V，+3.3V此類(lèi)整板電源、FPGA/DSP的核電源、DDR電源等）。通常情況下：如果板內(nèi)無(wú)BGA封裝的芯片，一般可以用一個(gè)電源層處理所有的電源；...

關(guān)鍵信號(hào)布線(xiàn)（1）射頻信號(hào)：優(yōu)先在器件面走線(xiàn)并進(jìn)行包地、打孔處理，線(xiàn)寬8Mil以上且滿(mǎn)足阻抗要求，如下圖所示。不相關(guān)的線(xiàn)不允許穿射頻區(qū)域。SMA頭部分與其它部分做隔離單點(diǎn)接地。（2）中頻、低頻信號(hào)：優(yōu)先與器件走在同一面并進(jìn)行包地處理，線(xiàn)寬≥8Mil，如下圖所示...

繪制各禁止布局、布線(xiàn)、限高、亮銅、挖空、銑切、開(kāi)槽、厚度削邊區(qū)域大小，形狀與結(jié)構(gòu)圖完全一致，所在層由各EDA軟件確定。對(duì)以上相應(yīng)區(qū)域設(shè)置如下特性：禁布區(qū)設(shè)置禁止布局、禁止布線(xiàn)屬性；限高區(qū)域設(shè)置對(duì)應(yīng)高度限制屬性；亮銅區(qū)域鋪相應(yīng)網(wǎng)絡(luò)屬性銅皮和加SolderMask...

添加特殊字符（1）靠近器件管腳擺放網(wǎng)絡(luò)名，擺放要求同器件字符，（2）板名、版本絲?。悍胖迷赑CB的元件面，水平放置，比元件位號(hào)絲印大（常規(guī)絲印字符寬度10Mil，高度80Mil）；扣板正反面都需要有板名絲印，方便識(shí)別。添加特殊絲?。?）條碼：條碼位置應(yīng)靠近PC...

ICT測(cè)試點(diǎn)添加ICT測(cè)試點(diǎn)添加注意事項(xiàng)：（1）測(cè)試點(diǎn)焊盤(pán)≥32mil；（2）測(cè)試點(diǎn)距離板邊緣≥3mm；（3）相鄰測(cè)試點(diǎn)的中心間距≥60Mil。（4）測(cè)試點(diǎn)邊緣距離非Chip器件本體邊緣≥20mil，Chip器件焊盤(pán)邊緣≥10mil，其它導(dǎo)體邊緣≥12mil。...

導(dǎo)入網(wǎng)表（1）原理圖和PCB文件各自之一的設(shè)計(jì)，在原理圖中生成網(wǎng)表，并導(dǎo)入到新建PCBLayout文件中，確認(rèn)網(wǎng)表導(dǎo)入過(guò)程中無(wú)錯(cuò)誤提示，確保原理圖和PCB的一致性。（2）原理圖和PCB文件為工程文件的，把創(chuàng)建的PCB文件的放到工程中，執(zhí)行更新網(wǎng)表操作。（3）將...

DDR2模塊相對(duì)于DDR內(nèi)存技術(shù)（有時(shí)稱(chēng)為DDRI），DDRII內(nèi)存可進(jìn)行4bit預(yù)讀取。兩倍于標(biāo)準(zhǔn)DDR內(nèi)存的2BIT預(yù)讀取，這就意味著，DDRII擁有兩倍于DDR的預(yù)讀系統(tǒng)命令數(shù)據(jù)的能力，因此，DDRII則簡(jiǎn)單的獲得兩倍于DDR的完整的數(shù)據(jù)傳輸能力；DDR...

繪制各禁止布局、布線(xiàn)、限高、亮銅、挖空、銑切、開(kāi)槽、厚度削邊區(qū)域大小，形狀與結(jié)構(gòu)圖完全一致，所在層由各EDA軟件確定。對(duì)以上相應(yīng)區(qū)域設(shè)置如下特性：禁布區(qū)設(shè)置禁止布局、禁止布線(xiàn)屬性；限高區(qū)域設(shè)置對(duì)應(yīng)高度限制屬性；亮銅區(qū)域鋪相應(yīng)網(wǎng)絡(luò)屬性銅皮和加SolderMask...